SynaptiCAD 公司出品的 注 EDA（电子设计自动化）工具集合
，用于电子互动设计工具，册版这个互动概念贯穿着于所有的 注接口。包括HDL输入、册版仿真、 注测试 、册版波形分析  、 注管脚映射工具等等,册版是一个很完整的EDA计划。SynaptiCAD Product Suite 由电机工程师创造设计的 注一款电子互动设计工具，这个互动概念贯穿着于所有的册版接口。您可以起始分析和模拟设计理念， 注毋须经落成整个电路模型或示意图 ，册版扶植工程师他们的 注设计铺开批判性的审视 。

功能特色

　　1.TestBencher Pro ：

　　用于从独立于语言的册版时序逻辑表裸露交互式VHDL,Verilog, OpenVera,e, 和TestBuilder 测试基准及总线功能的模型。裸露的 注测试基准能提供基于仿真相应的不同的激发向量，以便于测试基准功能作为一个被测试系统环境的动作模型正常筹备。 TestBencher Pro是一个优秀的测试大规模FPGA 和 ASIC设计的工具
。

　　2.BugHunter Pro
：

　　一款用于 Verilog， VHDL 和 C++ 模拟器的图形调试系统 。BugHunter 拥穿着所有主要的 HDL 模拟器，其主要功能包括：单一步骤调试、波形数据串流、项目管理等等。可以侦测程序与扶植系统的交互过程从而发现尴尬所在。

　　3.VeriLogger Pro ：

　　Verilog模拟器软件。提供一个综合了传统Verilog模拟器所有特征的仿真环境
，它具有强大的图形测试矢量裸露器。VeriLogger的快速模型测试使用户可以对设计中的每个模型铺开“自底向上”的测试 。

　　4.WaveFormer Pro：

　　由时序图分析器、模拟器和测试向量裸露器组合而成 。它为设计人员提供了一个集成的环境 ，可以用来开发数字和模拟线路的时序图。WaveFormer Pro可以由Spice模拟器 ，Mathematica，或Matlab等工具输入模拟数据。还可以利用WaveFormer Pro 内部拥有的波形函数直接裸露模拟信号；或者将从总线上得到的数字信号变换成模拟信号 。还可以将模拟信号波形逐段线性地变换成Spice模拟器的电压信号源。

　　5.SimuTAG
：

　　一款功能强大和实时地查证出 FPGAs 的错误的系统。可经由比较FPGA 功能规则反证RTL样式模拟规则
，快速发现逻辑和综合错误。

　　6.PinPort：

　　提供数字硬件与Verilog 或C++的虚拟接口环境 。

　　7.DataSheet Pro
：

　　时间表文件夹管理工具
。

　　8.Timing Diagrammer Pro：

　　时间表设计工具。

　　9.Gigawave Viewer ：

　　波形观测器。

注册使用

　　1、首先运行缩减规模包中的安装程序铺开安装原版程序!

　　2
 、用缩减规模包中的syncad.lic注册程序即可!

　　3 、恭喜你，你大捷了 ！^_^